

# 高速パルスノイズ(EFT/B等)抑制のための対策部品の活用の研究

○上野 武司\*1)、高松 聡裕\*1)、大森 学\*1)

## 1. はじめに

情報機器や医療機器等の電子機器は、EMC(電磁両立性)が求められており、イミュニティ試験の一つにEFT/B試験がある。本研究は、この試験におけるシミュレーションモデルを確立し、一般的に用いられるEMC対策部品へのシミュレーションを含めた効果を検証することを目的とする。

## 2. 実験方法

EFT/B試験について以下の実験を行った。

### (1) EFT/B試験の波形の確認

シミュレーションのモデルとなるEFT/B波形を観察し、それに基づきシミュレーションモデルを作成した。作成にあたり、文献[1]を参照した。

### (2) LTSpiceにおけるシミュレーション

最初に図4に示す実測の波形を再現できるようなシミュレーション波形を作成することを試みた。

### (3) 観察用プローブの改善(リングングの抑制)

デジタルオシロスコープに通常の100:1プローブを接続したときに、バーストを印加した電源線の波形を観測したところ、リングングが見られたためプローブを改良した。

### (4) ACコンバータ、コンデンサ等の挿入における波形の観察

対策部品としてコンデンサ等を回路に追加した。その効果を、実測およびシミュレーションにより解析した。

## 3. 結果・考察

図1では、バースト波形の観察結果を示す。また図2では、雑音電流の測定結果を示す。シミュレーションの回路図を図3に示す。

図3が図2のシミュレーションのための回路であり、抵抗負荷に合わせてコンデンサを追加した。その追加した観察結果を図4に示す。シミュレーション結果においても、バースト波形が減衰することが確認できた。

## 4. まとめ

本研究では、EFT/B試験の実験に合わせたシミュレーションモデルを検討した。このモデルの精度を高めることにより、EMC対策を含めた上流設計に活かすことができると考える。




図1. バースト波形結果




図2. シミュレーション波形




図3. シミュレーションにおけるコンデンサの挿入




図4. コンデンサによるEMC対策

### 参考文献

- [1] Xiaoshe Zhai 他: *IEEE Transactions on Electromagnetic Compatibility*, 52, 4, pp. 790-796 (2010)

\*1) 電子・機械グループ