

論文

誤動作自己検知機能を内蔵したマイクロプロセッサの開発

園田 卓* 森 久直* 坂巻佳壽美* 金岡 威*

Design of self-checking microprocessors by coding

Taku SONODA, Hisanao MORI, Kazumi SAKAMAKI and Takeshi KANAOKA

Abstract Microprocessors are indispensable to control systems such as industrial machines. However standard microprocessors are hardly designed fail-safe, and the need for reliable microprocessors against errors and hardware failures are increasing.

In this paper, the design of self-checking microprocessors which used hamming code as error-detecting and error-correcting code to detect errors in DATA-BUS was proposed. Also, these self-checking microprocessors can be redesigned for user's needs because they are designed by VHDL.

Keywords error-detecting code, error-correcting code, microprocessor, self check, VHDL

1. はじめに

現在市販されている汎用マイクロプロセッサ(以下MPU)には、産業用機器などの重要な制御部分に利用されているにもかかわらず、信頼性向上に関する対策が施されていないものが多い。今日のMPUの利用状況から考えると、高機能であることはともかく、信頼性向上機能の内蔵こそが、制御システム全体の高信頼化と低価格化に必須であると思われる。

そこで、本研究では誤動作の原因の1つである、データ転送過程において発生する誤りに着目し、符号を利用することにより誤りを自己検知する機能を持たせたMPU(以下モデルMPU)の開発を行ったので、以下に報告する。

2. モデルMPUの開発

本研究においては、MPUとメモリとを接続するデータバスに着目をし、MPUの誤動作を起こす主な原因が、ノイズ等の影響によるデータバス上のデータの変化であり、その変化は一過性のものであるという前提でモデルMPUの開発を行った。当初は、バスとともにI/Oポートについても符号化の適用を考慮していたが、今回はバスのみへの適用に留めた。それは、バス上ではメモリに書き込んだ(あるいはあらかじめ書き込んでおいた)データやプログラムを再度読み出すことにより、復号化が効果的に適用できるのに対し、I/Oポートではその先に接続される装置によりデータの流れの事情が異なる

ために、専用I/Oデバイスが必要となってしまうからである。

モデルMPUは、仕様として情報処理技術者試験用の仮想コンピュータであるCOMETを参考にし、VHDL(Very high speed IC Hardware Description Language)を用いて開発を行った。そして、ノイズ等によるデータ誤りへの対策を施していった。データの誤りを検出、または訂正する機能に関しては、データバス(モデルMPUが外部とデータのやりとりをする部分)で扱うデータを符号化することにより、実現するようにした。

また、モデルMPUは、データ誤りが発生する環境の違いなどを意識し、誤り検出後の動作が違う3種類のモデルMPU-A, B, Cを開発した。

モデルMPU-A

- ・データバス上の1ビットデータ誤りを訂正可能

モデルMPU-B

- ・データバス上の2ビットデータ誤りを検出可能
- ・誤り検出時はデータを再取り込み

モデルMPU-C

- ・モデルMPU-Bの改良版
- ・誤り検出時のデータ再取り込みに回数制限を設け、誤りが無くならないときは、あらかじめMPUに内蔵させておいた別プログラムを起動

2.1 モデルMPUの仕様

モデルMPUは、演算機能等の基本的な機能を持つMPUとして次のような構成で設計した。

*情報システム技術グループ

2.1.1 命令語

命令語の構成は、後述する符号化を考慮して1語11ビット、命令長を2語長固定とした(図1)。また、命令は23種類用意した。




図1 命令語構成

2.1.2 内部構成

モデルMPUの内部は、主に以下のようなレジスタ群や回路等によって構成した(図2)。

- GR0~4(汎用レジスタ群:11ビット×5本)
- 演算や指標レジスタ等に用いるレジスタ
- PC(プログラムカウンタ:11ビット)
- 実行する命令語のアドレスを格納するレジスタ
- IR(命令レジスタ:22ビット)
- メモリから取り込んだ命令を格納するレジスタ
- FR(フラグレジスタ:2ビット)
- 演算結果の正負、または、大小を格納するレジスタ
- MAR(メモリアドレスレジスタ:11ビット)
- アドレスバスへ出力するアドレスを指定するレジスタ
- MDR(メモリデータレジスタ:11ビット)
- データバスで入出力するデータを格納するレジスタ
- ALU(算術論理演算部)
- 算術演算や論理演算を行う回路
- 制御回路
- モデルMPUの内部動作を制御する回路




図2 モデルMPUの内部構成

I/Oポート

外部の入出力装置とデータの入出力を行う部分

符号化回路(ハミング符号)

データの符号化を行う回路


復号化回路(ハミング符号)

取り込んだデータの誤りを検出または訂正する回路

2.2 データバスの符号化

データ誤りを検出・訂正するには、データを符号化することによりデータに冗長性を持たせる必要がある。今回は符号としてデータ長が15ビットで、そのうち11ビットを情報量として持つ(15, 11)ハミング符号(図3)を採用し、ハミング符号の符号化・復号化回路を開発してデータバス上に適用した(図4)。

ハミング符号は最小ハミング距離(任意の符号語間における要素の差の数の最小値を示す)が3の符号で、1ビットのデータ誤りの検出・訂正が可能であり、また、訂正能力をなくすことにより、2ビットまでのデータ誤りの検出も可能になる。



$$a_{11} = a_0 \oplus a_1 \oplus a_3 \oplus a_4 \oplus a_6 \oplus a_8 \oplus a_{10}$$

$$a_{12} = a_0 \oplus a_2 \oplus a_3 \oplus a_5 \oplus a_6 \oplus a_9 \oplus a_{10}$$

$$a_{13} = a_1 \oplus a_2 \oplus a_3 \oplus a_7 \oplus a_8 \oplus a_9 \oplus a_{10}$$

$$a_{14} = a_4 \oplus a_5 \oplus a_6 \oplus a_7 \oplus a_8 \oplus a_9 \oplus a_{10}$$

(⊕ 排他的論理和)

図3 (15, 11)ハミング符号

の検出が可能となる(表1)。




図4 符号・復号化回路のバスへの適用

2.2.1 符号化回路

符号化回路は、モデルMPU内部の情報データを符号化し、データバス上へ出力する回路である。

情報データ11ビットを元にして、符号生成回路で符号データ4ビットの生成を行い、情報データと符号データを合わせることでハミング符号語15ビットを生成する(図5)。





図5 符号化回路

2.2.2 復号化回路

復号化回路は、データバスを通して取り込んだデータの誤りを検出または訂正する回路である。誤りに関する情報を得るために必要な検査回路を使用し、モデルMPU-Aで使用する1ビット誤り訂正回路、モデルMPU-B,Cで使用する2ビット誤り検出回路の2種類を開発した。

(1) 検査回路

復号化回路では、データバスから取り込んだデータ15ビットからデータの誤り情報を得るために検査回路(図6)を使用する。これにより、1ビットのデータ誤りにおける誤りの位置の特定や、2ビットのデータ誤り



$$s0 = a0 \oplus a1 \oplus a3 \oplus a4 \oplus a6 \oplus a8 \oplus a10 \oplus a11$$

$$s1 = a0 \oplus a2 \oplus a3 \oplus a5 \oplus a6 \oplus a9 \oplus a10 \oplus a12$$

$$s2 = a1 \oplus a2 \oplus a3 \oplus a7 \oplus a8 \oplus a9 \oplus a10 \oplus a13$$

$$s3 = a4 \oplus a5 \oplus a6 \oplus a7 \oplus a8 \oplus a9 \oplus a10 \oplus a14$$

(⊕ 排他的論理和)

図6 検査回路

表1 検査回路における誤り情報

<s0:s3>	1ビット誤りの位置	2ビット誤りの有無
0000	無し	無し
1100	a0	有り
1010	a1	
0110	a2	
1110	a3	
1001	a4	
0101	a5	
1101	a6	
0011	a7	
1011	a8	
0111	a9	
1111	a10	
1000	a11	
0100	a12	
0010	a13	
0001	a14	

(2) 1ビット誤り訂正回路

1ビット誤り訂正回路では、検査回路で得られた誤り情報に基づいて、データバスから取り込んだデータの訂正を行う。そして、訂正したデータをモデルMPU内部へ入力する(図7)。




図7 1ビット誤り訂正回路

(3) 2ビット誤り検出回路

2ビット誤り検出回路では、データバスから取り込んだデータを未訂正のまま、検査回路で得られた誤り情報

と共にモデルMPU内部へ入力する(図8)。検出したデータ誤りに対する処理については、モデルMPUの制御部で実行される。




図8 2ビット誤り検出回路

2.3 制御部

モデルMPUの動作は制御部によって制御しており、大きく分けると命令取り出し(fetch)、命令の解釈(decode)、命令の実行(execute)という3つの基本動作の繰り返しによる制御となっている。

今回開発したモデルMPUは、その種類によって違う動作をするように、以下のような設計を行った(図9)。また、誤り検出時の動作を簡略化するため、データバスを利用したデータ取り込みについては、すべて命令取り出し動作の段階で行うよう設計をした。

(1) モデルMPU-A

命令取り出し動作で誤りがあった場合、復号化回路により自動的にデータが訂正されるため、制御部は3つの基本動作のみで構成している。

(2) モデルMPU-B

命令取り出し動作において取り込んだデータの誤りを検出した場合は、命令取り出し動作を再び実行する。この動作は、データの誤りを検出しなくなるまで繰り返され、誤りを検出しなくなった後は、通常の動作に戻る。

(3) モデルMPU-C

命令取り出し動作において取り込んだデータの誤りを検出した場合は、モデルMPU-Bと同じように命令取り出し動作を再び実行する。さらに、同じデータの取り込みにおけるデータの誤りが、ある一定回数まで続く場合は、あらかじめ内蔵させておいた別プログラムが起動する。

3. モデルMPUの動作検証

3.1 シミュレーションによる回路検証

VHDLで設計したモデルMPUの動作検証を行うため、まず最初に、ツール上のシミュレーションによる検証を行った。その中で、誤り検出と訂正の要となる部分

である符号化回路と復号化回路におけるシミュレーション結果について、以下に示す。




図9 制御部の動作

(1) 1ビット誤り訂正回路

図10は、符号化回路と1ビット誤り訂正回路をシミュレートしたものである。この図において、 i_n は元になる情報データ、 C_s は i_n を符号化したデータ、 e_{rr} は意図的に付加する誤り、 E_s は C_s に誤り e_{rr} が付加されたデータ、 ou_t は E_s を訂正したデータとして示している。この結果より、200~600(ns)に発生している1ビット誤りについては、正常にデータの訂正を行っていることが確認できる。しかし、600~800(ns)に発生している2ビット誤りに対しては誤ったデータの訂正を行っており、元のデータと違うデータになってしまっている。




図 10 1 ビット誤り訂正回路シミュレーション結果




図 11 2 ビット誤り検出回路シミュレーション結果

(2) 2 ビット誤り検出回路

図 11 は、符号化回路と 2 ビット誤り検出回路をシミュレートしたもので、ERRCHK が、E_s における誤りの検出を示している。この結果から、0~200(ns)に発生している 1 ビット誤りや、200~400(ns)に発生している 2 ビット誤りに対しては、誤りの検出を正常に行っていることが確認できる。また、3 ビット誤りに対しては、400~600(ns)のように誤りの検出を行ってたり、600~800(ns)のように検出を行っていなかったりすることが確認できる。

3.2 評価用ボードによる回路検証

ツール上でのシミュレーションの結果、期待通りの動作を確認できたため、次に実機を使ったモデル M P U の動作検証を行った。

V H D L で設計・記述した回路は、論理合成ツール、及び、配置配線ツールを使ってコンパイルすることにより、F P G A (Field Programmable Gate Array) や C P L D (Complex Programmable Logic Device) といった回路の書き込みができる I C に、その回路の内容を書き込むことが可能である。また、書き込みを繰り返して行

える I C が存在するため、V H D L で設計した回路は実機での検証が比較的簡単に行える。

動作検証では、開発したモデル M P U を C P L D に書き込み、その外部にメモリと入出力装置 (ボタンスイッチ、L E D x 2) を接続した評価用ボードを製作して、テストを行った (図 12、図 13)。

テストには 2 桁 10 進数のアップ・ダウンカウンタのプログラムをメモリに格納して使用し、入出力装置による実動作の確認を行った。また、データバス部分に誤りを発生させるため、データバスのデータをビット毎に自由に反転できるようにした。

(1) モデル M P U - A

データバス上に 1 ビット誤りを発生させた場合は、データの修正を行って、問題なく動作した。しかし、2 ビット以上の誤りに対しては、予想した通り誤動作を起こした。これは、検査回路から得られる誤り情報が、実際の誤りとは異なる 1 ビット誤りとして解釈され、訂正されてしまうためである。

(2) モデル M P U - B

データバス上に 1 ビット誤り、2 ビット誤りを発生させた場合は再度データ取り込みを行い、誤りが無くなる




図12 評価用ボードの構成




図13 評価用ボード

と通常動作に戻ることが確認できた。さらに、3ビット以上の誤りに対しても同じように動作することが多いことも確認できた。これは3ビット以上の誤りに対しても誤りの発生を検出できるケースが多いため、具体的には3ビット誤り、4ビット誤りに対して約9割を検出する。ただし、データバスの配線異常などで誤りが発生し続けた場合には、いつまでもデータ取り込みを繰り返すため、見かけ上は停止状態と同じになってしまう。

(3) モデルMPU - C

基本的にはモデルMPU - Bと同じ動作をしたが、長時間誤りを発生させた場合はモデルMPUに内蔵した別プログラムが起動することが確認できた。これによりデータバスの配線異常などの継続的な誤り発生に対しても対処が可能となる。また別プログラムについては、VHDLでユーザが自分で設定できる。

4. ま と め

これまで、デバイス自身の信頼性に頼ることが多かった制御用MPUの高信頼化対策に対し、根本的な対策の一方法として符号の冗長化に着目して本研究を実施し、極めて有効であることを確信した。今回は、ハミング符号を採用して誤り検出・訂正を実施したが、能力的にはまだ十分であるとはいえない。しかし、誤り検出・訂正に使用できる符号は他にも多くのものが開発されており、今回の開発手法を応用しそれらを適材適所で利用することによって、さらなる信頼性向上を実現させることが可能になると考えられる。

本研究成果は、中小企業へ技術移転をすることにより、それぞれの目的にあった信頼性向上機能を持つ制御システムの開発を可能とすることができる。また、CPLDへ書き込んだ内容は、読み出して他のCPLDに複製することを不可能とすることができるため、知的財産権を保護することができ、中小企業の利用に対し有効であると思われる。

参 考 文 献

- 1) 向殿政男編：フォールト・トレラント・コンピューティング, P18-23, 丸善(1989).
- 2) 藤原秀雄：コンピュータの設計とテスト, P90-94, 工学図書(1990).
- 3) 宮川洋, 岩垂好裕, 今井秀樹：符号理論, P40-43, 昭晃堂(1973).
- 4) 南谷崇, 河村俊明：セルフチェックング・プロセッサの一構成法, 電子通信学会論文誌, Vol.J68-D No12, P2015-2026(1985).

(原稿受付 平成11年8月9日)